# GeAu 層を用いた金誘起層交換成長法で作製した 結晶性 Ge における結晶学的特性と電気伝導特性の評価

笠原 健司<sup>1)\*</sup>•栫 昂輝<sup>1)</sup>• 眞砂 卓史<sup>1)</sup>

(令和2年11月16日受理)

# Crystallographic and electrical properties for the crystalline germanium prepared by a gold-induced crystallization with GeAu layers

Kenji KASAHARA<sup>1)\*</sup>, Koki KAKOI<sup>1)</sup> and Takashi MANAGO<sup>1)</sup>

(Received November 16th, 2020)

### Abstract

The crystallographic and electrical properties for the crystalline germanium (c-Ge) layers prepared on SiO<sub>2</sub>/Si(100) substrates at 300°C by a gold-induced crystallization (GIC) method with Au-doped amorphous Ge (a-GeAu) layers were investigated. From X-ray diffraction and electron back-scattering diffraction analyses, it was confirmed that (111)-oriented c-Ge grains were grown on SiO<sub>2</sub> layers same as c-Ge layers synthesized by conventional GIC and multi-layer GIC methods. The hole concentration  $n_p$  and mobility  $\mu_p$  for our c-Ge layers were estimated to  $n_p \sim 1.0 \times 10^{19}$  cm<sup>-3</sup> and  $\mu_p \sim 57$  cm<sup>2</sup>/Vs, respectively. Our  $n_p$  is ~10 times higher than one for ML-GIC, and  $\mu_p$  is almost equal to a quarter of one for ML-GIC. This degradation of the electrical properties for the c-Ge layers might be caused by the presence of Au atoms remaining in c-Ge layers.

Keywords: germanium, gold-induced crystallization, flexible electronics

# 1. はじめに

近年、プラスチックや薄いガラス板といった簡単に 手で曲げられるフレキシブルな基板の上に、ディスプ レイやセンサーなどを搭載し、既存の電子機器のフレ キシブル化や、ウェアラブル機能の付加、そして超軽 量化などを試みようとする「フレキシブルエレクトロ ニクス」という研究分野が注目されている [1, 2]. 既 に実用化されている様々な種類の電子素子をプラス チックなどの軟化温度が低い材料 (~300℃) の上に作 製するためには、当然ながら、それらのプロセス温度 を軟化温度以下にする必要がある.これまでに,低温 作製でも比較的高い移動度が実現できるアモルファス 酸化物半導体や有機物半導体を用いることで、スイッ チング用の薄膜トランジスタ (TFT)[3] や発光ダイオー ド[4] などをプラスチック基板上に形成したという報 告が数多くなされており、一部は既に実用化もなされ ている. 最近では巨大磁気抵抗 (GMR) 素子や磁気ト

ンネル接合 (MTJ) 素子の低温作製に関する報告も増 えており [5,6],フレキシブル基板上の磁気メモリや スピントルク発信器や,基板のフレキシブル性を生か した歪みセンサ[7,8]などへの応用も期待されている. 一方で、これらの電子デバイスを動作させるために は、それらを適切に駆動し、信号や情報を高速に処理 する,大規模集積回路(LSI)に代表される,システ ム部が必須となる.しかしながら,高い性能が要求さ れるシステム部を 300℃ 以下という低温で作製するこ とは,既存の技術では非常に難しく,現状ではディス プレイ部やセンサ部などと、システム部は別々の基板 上に形成し,後から配線で繋ぐしか方法がない.もし, ディスプレイ部やセンサ部と,システム部を同一基板 上に形成し、一体化させることができれば、フレキシ ブル電子デバイスのさらなる省スペース化や機器の軽 量化、ウェアラブル性の向上など様々な性能向上が期 待できる. [9,10]

このシステム部の半導体チャネル材料の候補として

1) 福岡大学理学部物理科学科 〒814-0180 福岡県福岡市城南区七隈8-19-1

Department of Applied Physics, Faculty of Science, Fukuoka University, Nanakuma 8-19-1, Jonan-ku, Fukuoka 814-0180, Japan.

\*Corresponding author: K. Kasahara (e-mail: kasaharakenji@fukuoka-u.ac.jp)

は,現在のLSIのチャネル材料に応用されているSi(電 子移動度  $\mu_n$  ~1400 cm<sup>2</sup>/Vs, 正孔移動度  $\mu_n$  ~470 cm<sup>2</sup>/Vs) や、次世代LSIのチャネル材料として期待されてい る Ge( $\mu_n$  ~3900 cm<sup>2</sup>/Vs,  $\mu_p$  ~1900 cm<sup>2</sup>/Vs) といったIV族 系の無機半導体材料が挙げられる. しかしながらこれ らの半導体材料は、300℃以下の低温で何の工夫もせ ずに形成した場合、微結晶の集まりであるアモルファ ス (a-) という状態になり、その電気伝導特性は単結晶 に比べて大きく劣化し、全くその性能を発揮できない ことがよく知られている ( $\mu_n$ ,  $\mu_n < 0.1 \text{ cm}^2/\text{Vs}$ ). すなわ ち、プラスチック基板などの上において、その軟化温 度 (300°C) 以下という低温で Si や Ge などを結晶化さ せ,いかに単結晶に近い電気伝導特性を実現できる かがこのデバイス実現への鍵となる. 最近, a-Si/AlO,/ Al/ 絶縁性基板, a-Ge/AlO,/Au/ 絶縁性基板といった構 造を熱処理し、AIやAuの触媒効果を利用することで、 200~400℃という非常に低温ながら、結晶性の(c-)Si やGeを石英やプラスチック基板上に形成するという, 所謂,アルミニウム誘起層交換成長 (AIC) 法や金誘起 層交換成長 (GIC) 法という手法が注目を集めている [11-18]. この手法は次に示すような4つのフェーズで、 c-Siやc-Ge層が形成される. (1) まず, 上部の a-Si も しくは a-Ge 層から AlO<sub>x</sub> 層の拡散パスを通り, Si もし くはGe原子が下部のAlもしくはAu層に供給される. (2) その下部 Al もしくは Au 層内において, Si もしく はGeが結晶化し、結晶核が発生する。(3) この結晶 核を元に, Si もしくは Ge 結晶粒が成長する. その際, 元々下部層にあった Al もしくは Au 原子は上部層に 押し上げられ、吐き出される.(4)隣り合った結晶粒 同士がぶつかると, Si もしくは Ge 結晶粒の成長が停 止する. その後, 上部に吐き出された Al 層もしくは Au 層と AlO, 層をウェットエッチングなどで取り除く と,絶縁性基板上に c-S もしくは c-Ge 層が残る.こ の手法でSiやGeが低温でも結晶成長する理由には, 触媒の Al や Au 原子の電子遮蔽効果によって Si-Si も しくは Ge-Geの結合が弱まり、低温でも Si や Ge 原 子が動きやすくなることや、下部層のAlやAu結晶 粒の粒界において、低温でも Si や Ge が結晶化しやす

くなることなどが挙げられている [11, 19]. ごく最近, 我々はこの手法を発展させ、(Au/a-Ge)10/AlOx/Au/絶 縁性基板という多層構造を 300℃ 以下で熱処理するこ とで, 直径が 1000 µm に達するような巨大な Ge 結晶 粒を石英およびプラスチック基板上に実現した [20]. また、そのGeを用いることで低温プロセスだけで作 製した蓄積層型 p チャネル TFT の動作確認にも成功 した [21, 22]. 我々はこの手法を多層 (ML-)GIC 法と 呼んでいる. この手法は, Geの拡散パスを制御する AlO, 層の品質を高めることで Ge 結晶核の発生密度を 抑制し、かつ上部の a-Ge 層へ Au 層を挿入すること により Ge-Ge 結合を弱化し、Ge の結晶成長を促進さ せることで,超巨大な Ge 結晶粒を実現した.しかし ながら、a-Ge層とAu層の積層化によりプロセスが複 雑化し、サンプルの作製に手間がかかるという問題が 顕在化している. そこで本研究では (Au/a-Ge)10 積層 構造の代わりに, a-Ge 層に Au 原子をドーピングした GeAu層を用いることで ML-GIC 法の簡素化を試み, この手法で作製した c-Ge 層の結晶学特性および電気 伝導特性の評価を行なった.

#### 2. 実験方法

Figure 1 に, 試料作製の方法について概要を示す. まず, 熱酸化膜 (~325 nm) 付き Si(100) 基板を化学洗 浄したのち,抵抗加熱蒸着装置を用いて, 25 nm 厚の Au 層と,厚さ $d_{Ge}$ が0.7, 1.0,および1.3 nm の Ge 層を 成膜した.Geをプラズマ酸化し(投入電力:200 W, 酸化時間;16 h),拡散制御層のGeO<sub>x</sub>層を形成した. その後,電子蒸着法を用いて,25 nm 厚のGeAu (Au: 36 wt%)層を形成した.層交換によりGe 結晶を成長 させるために,管状炉を用い,N<sub>2</sub>雰囲気中で,300°C, 100 h の熱処理を行なった.最後に,ヨウ素-ヨウ化 カリウム水溶液を用いたウェットエッチングにより, 上部のAu 層およびGeO<sub>x</sub>層を除去した.c-Ge 層にお ける結晶性の評価は、X線回折(XRD)法および電子 線後方散乱分光(EBSD)法を用いて行い,電気伝導特 性の評価はホール効果測定により行なった.





#### 3. 結果と考察

まず,ウェットエッチング後の試料における XRD スペクトルの酸化する Ge 膜厚 ( $d_{Ge}$ ) 依存性を示す (Fig. 2). ここでは比較のために,SiO<sub>2</sub>/Si(100) 基板の XRD スペクトルも示している. $d_{Ge} = 0.7$  および 1.0 nm の試 料においては,基板ピークの他に明瞭な Ge(111) ピー クが観測されており,GIC によって (111) 配向した Ge 結晶が形成されていることが示唆されている.一方で,  $d_{Ge} = 1.3$  nm の試料においては,Ge(111) ピークが全く 観測さず,代わりに,Au(111) ピークが明瞭に観測さ れている.この結果は,上部の GeAu 層と下部の Au 層の層交換が行われなかったために Ge 結晶が形成さ れておらず,かつ基板表面にそのまま残っていた Au 層をウェットエッチングで完全に取り除けなかったこ とを示している.

次に各  $d_{Ge}$ におけるウェットエッチング後の試料表面の光学顕微鏡写真を Fig. 3 に示す.  $d_{Ge} = 0.7$  および 1.0 nmの試料においては Ge 結晶粒が数多く確認できるものの、 $d_{Ge} = 1.3$  nmの試料においては全く確認できないことがわかる. この結果は、XRD 測定の結果とよく一致している.  $d_{Ge} = 1.3$  nmの試料で Ge 結晶が発生しなかった原因として、拡散制御層であるGeO<sub>x</sub>層が厚すぎることが考えられる. すなわち、厚いGeO<sub>x</sub>層では、拡散パスの多くが塞がり、Ge 原子がGeAu層から下部 Au層へほとんど拡散できなかったために、Ge 結晶の核発生およびその成長が起きなかったものと考えられる. 次に、 $d_{Ge} = 0.7$  および 1.0 nmの試料を比較してみると、 $d_{Ge} = 0.7$  nmの試料の方が、単位面積あたりにおける Ge 結晶粒の数が多



**Fig.2** XRD spectra for the samples with  $d_{Ge} = 0.7$ , 1.0, and 1.3 nm after wet etching process of a Au layer. Black solid line shows the XRD spectrum for a SiO<sub>2</sub>/Si(100) substrate.

く,かつその大きさも2倍以上も大きいことがわか る.  $d_{Ge} = 0.7 \text{ nm}$  の GeO<sub>x</sub>層は  $d_{Ge} = 1.0 \text{ nm}$  に比べ薄い ため、単位面積当たりの Ge の拡散パスが多いものと 考えられる.従って、下部 Au 層内における Ge 結晶 核の発生密度も高くなり、その結果、Ge 結晶粒の密 度が高くなったものと考えられる. さらに, 各々の拡 散パスのコンダクタンスについても  $d_{Ge} = 0.7$  nm の方 が大きく、Geの拡散量も多いものと予想される。Ge 原子の供給量が上がれば, Ge 結晶の成長速度も速く なるため,結果として d<sub>Ge</sub> = 0.7 nm の Ge 結晶粒のサ イズが大きくなったものと考えられる. このような, Ge 結晶粒の発生密度や粒サイズにおける拡散制御層 の厚さ依存性は、スパッタ法で形成した Al<sub>2</sub>O<sub>3</sub> 層を拡 散制御層に用いた GIC 法の実験でも観測されている. Park らは、Al<sub>2</sub>O<sub>3</sub>層の厚さを6 nm から9 nm まで厚く すると急に Ge 結晶粒が成長しなくなると報告してい る [15]. このように, Ge 結晶の成長過程は拡散制御 層の厚さに対してとても敏感であり, GIC 法において 拡散制御層の膜厚コントロールは非常に重要であるこ とがわかる.

次に c-Ge 層の結晶特性を詳しく調査するために,  $d_{Ge} = 0.7$  および 1.0 nm の Ge 結晶粒について EBSD 測定を行なった. Figures 4(a) および (c) は, それぞ れ  $d_{Ge} = 0.7$  および 1.0 nm における典型的な Ge 結晶 粒の EBSD 像である. どちらも, Ge 結晶粒の全面が (111) 配向を表す青色になっていることがわかる. こ



**Fig.3** Optical microscope images of the samples with  $d_{Ge} = (a)(b)$  0.7, (c)(d) 1.0, and (e)(f) 1.3 nm.



**Fig.4** EBSD images of typical Ge crystal grains with  $d_{Ge} = (a)$  (b) 0.7 and (c)(d) 1.0 nm. The colors of the EBSD images indicate crystal orientation of Ge grains, according to the inserted color key. (a) and (c) show that (111)-oriented single-crystalline Ge grains are achieved. However, a few Ge grains whose crystal orientation changes from (111) to (100) were also observed, shown as (b) and (d).

れは, Ge 結晶粒が単結晶であり, 基板の面直方向に 対して (111) 配向していることを示唆している. この 結果は, XRD 測定で Ge(111) ピークが観測された結 果と一致しており、(Fig.2) これまでに報告されてい る GIC 法で作製された Ge 結晶層の結果ともよく一致 している [15, 16, 20, 23, 24]. Park らは, GIC 法で Ge 結晶粒がどの面方位で配向するかは基板表面でどの面 方位の結晶核が発生しやすいかに依存すると説明して いる[15]. SiO2表面においては, (111)方向のGe結 晶核が発生しやすいために, (111) 配向した Ge 結晶 粒が得られるとされている.本研究でも,ほとんどの Ge 結晶粒は (111) 配向することが XRD および EBSD 法の解析から確認された. しかしながら中には, 面 方位が青色の(111)方向から赤色の(100)方向に変化 しているものがいくつか確認された [Figs. 4(b) および (d)]. これは, Geの結晶成長にその面方位が(111)面 から(100)面に回転したものと考えられる. このよう な結晶成長中に Ge の面方位が (111) 面から (100) 面に 回転するという現象は、Geの横方向溶融成長法とい う手法においてよく報告されている [25, 26]. この手 法は, SiO, 基板などの絶縁体基板上において高温で 溶融させた a-Ge を、冷却中に Si 種結晶を用いて結晶 化させることで c-Ge を絶縁体基板上に形成する手法 であり、GIC 法とは違い、Au のような金属触媒は用 いない. Toko らは, この手法において SiO<sub>2</sub>上で Ge が結晶成長する際に(111)方向から(100)方向に回転 する原因は、Ge/SiO,界面における界面の自由エネル ギーが,(111)面より(100)面の方が小さくなるため と説明している [26]. 本研究においても,同様の理由 で,Geが結晶成長の途中で(111)面から(100)面へ面 方位が回転したものと考えられる. しかしながら,同

じ GIC 法を用いている実験では面方位が回転するよ うな現象は観測されていない [15-17, 20-24]. この相 違については原因がよくわかっておらず,現在,その 特定に向けて調査を行なっている段階である.また, この面方位の回転は,デバイス応用の際に,デバイス の性能劣化や性能のばらつき,歩留まりの低下など, 様々な問題を引き起こす可能性が高い.今後の研究 で,この面方位の回転を抑制し,単一の面方位に制御 できる手法を開発していく必要がある.以上の結果か ら,a-Ge 層に Au をドーピングした GeAu 層を用いた GeAu/GeO<sub>x</sub>/Au 構造を用いても GIC による Ge の結晶 成長は起こり,GIC プロセスの大幅な簡素化が期待で きることが明らかとなった.

本研究では、電気伝導特性の評価にはホール効果を 用いるが、ホール効果を測定する一般的な方法とし て、半導体薄膜をホールバーに微細加工して測定する 手法がある.しかし, Fig. 3(a) のように Ge 結晶粒の 面密度が低い状態では、ホールバーへの微細加工が非 常に難しい. そこで, Ge 結晶粒の面密度を高くする ために、GeAu 層とGeO、層の間に 1.0 nm 厚の Au 挿 入層を挿入した試料を作製し [Fig.5 (a)], N2 雰囲気中 で, 100 h, 熱処理を行なった. Figure 5(b) は, Au 層 と GeO<sub>x</sub>層を除去した試料の光学顕微鏡写真である. Ge 結晶粒の大きさは、Au 挿入層を挿入しなかった試 料 [Figs. 3(a) および (b)] に比べ,半分程度の大きさに なっているものの, 基板全体に Ge 結晶粒が成長して いることがわかる. これは、Au 挿入層を挿入した結 果,Ge結晶核の発生密度が高くなり,Ge結晶粒が大 きく成長する前に、粒同士がぶつかったためだと考え られる. 今後, 大きな Ge 結晶粒を得るためには, Ge 結晶核の発生密度の抑制と Ge 結晶の成長速度の増大 を同時に実現できるような、最適な条件の Au 挿入層



**Fig.5** (a) Schematic illustration of the sample with the 1.0-nm-thick Au insertion layer to promote the diffusion of Ge atoms into the bottom Au layer and (b) optical microscope image of the c-Ge layer after the removal of the Au and GeO, layers.

の厚さを探索する必要があるものと考えられる.

次に、この c-Ge 層の電気伝導特性を調査するため に、フォトリソグラフィー法および1%-H<sub>2</sub>O<sub>2</sub>水溶液 を用いたウェットエッチングにより, c-Ge 層をホー ルバーに加工した(厚さ: 25 nm, 幅: 9.0 μm, 電極間距 離: 20 µm). その後, 超純水を用いて c-Ge 層の表面 に形成された自然酸化膜を除去し、抵抗加熱蒸着装 置を用いて Au/Cr 層からなる電極パットを形成した (Fig. 6の挿入図). このようにして作製した Ge ホー ルバーを用い, 電圧 - 電流 (V-I) 特性, およびホール 電圧 V<sub>Hall</sub>の磁場依存性を測定した. V-I 特性のグラフ を見てみると、低い電流領域においてグラフが明瞭 に曲がっていることがわかる [Fig. 6(a)]. これは電 流回路内に薄い絶縁障壁が存在し、伝導キャリアが トンネル伝導していることを示唆している. GIC 法 で作製された Ge は通常, p型になることが知られて いる [17, 21-24]. 一般的に, 金属 /p-Ge 接合は, 強い フェルミレベルピニング現象のために、金属の種類に ほとんど依らず、オーミック接合になることがよく知 られている [27, 28]. しかしながらその一方で, 金属/ p-Ge 界面に薄いトンネル絶縁層が存在している場合, フェルミレベルピニング現象が緩和され、金属の種類 によっては、整流特性が現れることも報告されている [29, 30]. 本実験では, Au/Cr 層を蒸着する前に, 超純 水を用いて自然酸化膜の除去を試みているが、完全 には除去できていなかった可能性がある. その結果, Cr/Ge 界面に GeO, 層が残っており, 整流特性が現れ たのではないかと考えられる。すなわち、電極パッ トと Geの接合部分にショットキー障壁が存在してお り,キャリアの伝導がトンネル伝導となっているため, V-I特性のグラフが曲がったものと考えられる. V-I



**Fig.6** (a) I-V characteristic and (b) magnetic field dependence of the Hall voltage for the Hall bar fabricated from the c-Ge layer. The insets show the top views of the Hall bar.

特性のグラフをよく見てみると高い電流領域では、比 較的,直線になっている. そこでこの領域において 直線でフィッティングを行い(図中の青実線),その 傾きから Ge 結晶粒の抵抗率 ρ を算出したところ, ρ  $\sim 1.9 \times 10^{-2} \Omega$  cm という値が得られた. この値は、こ れまでに報告されている GIC 法で作製された Ge 結晶 粒と同等の値である [17, 21]. 次に, Ge ホールバーに 印加電流 Iin = 0.100 mA を印加し,外部磁場 B を -1.0 ~1.0 T で変化させた時のホール電圧 V<sub>Hall</sub> の磁場依存 性を Fig. 6 (b) に示す. V<sub>Hall</sub> は磁場 B に対して直線的 に増加していることがわかる. その傾きは正であるこ とから、これまでの GIC の研究報告と同様に、本研 究で作製した Ge 結晶も p 型であることがわかる. し かしながら、V<sub>Hall</sub>の値はノイズが多く、かつ、磁場 B = 0 T のときでも、 $V_{\text{Hall}} \neq 0 V$  になっておらず、大き なオフセット電圧が生じていることがわかる.これ は、各電極 /Ge 接合がショットキー接合で接合抵抗が 高いために, Geホールバー内を流れる電流パスが不 均一になっていることが主な原因と考えられる.これ らを抑制するためには, Cr/Ge 界面に存在している自 然酸化膜 GeO<sub>x</sub> をしっかり除去し,オーミック接合と なるようにすることが最も良い方法であると考えられ る. V<sub>Hall</sub>の磁場依存性のグラフを直線フィッティング し, その傾きから正孔密度 n<sub>p</sub>を算出したところ, n<sub>p</sub>  $\sim 1.0 \times 10^{19} \text{ cm}^{-3}$ という値が得られた. この  $n_{\rm p}$ の値は, 先行研究で報告されている正孔密度の値よりも一桁程 度,大きい値である [17, 21, 22].また正孔移動度 μ<sub>p</sub> = 1/(en<sub>p</sub>ρ)(eは電気素量)から, μ<sub>p</sub>~57 cm<sup>2</sup>/Vs という 値が見積もられた. この値はこれまでに報告されてい る GIC 法で作製された Ge 結晶粒のμ。の値に比べて, 1/4 程度の大きさである [17, 21, 22]. 本研究では、上 部のアモルファス Ge 層内にあらかじめ Au 原子を導 入していた. その Au 原子が Ge 結晶内に高濃度で残 留し,アクセプタとして多くの正孔を生成すると共に, 正孔の不純物散乱を増強したために、正孔密度の増大 とその移動度の低下が引き起こされた可能性がある. また今回作製した Ge ホールバーには結晶粒界が多く 含まれることから、結晶粒界で生成された多数の正孔 と粒界散乱の影響により、Ge 結晶粒の電気伝導特性 が劣化した可能性もある. 今後は、二次イオン質量分 析法やオージェ電子分光法などの組成分析で Ge 結晶 粒内にどの程度, Au 原子が残留しているかなどを詳 しく調査するとともに、Ge 結晶粒の大粒径化などを 試みることでホールバー内に含まれる結晶粒界を抑制 するなどの工夫を行うことで、Ge 結晶粒の電気伝導 特性の改善を試みたい.

# 4. まとめ

本研究では、上部のアモルファス Ge 層に Au をドー プした GeAu 層を導入することにより、多層金誘起 層交換成長 (ML-GIC) 法プロセスの簡素化を試みた. GeAu/GeO<sub>x</sub>/Au/SiO<sub>2</sub>/Si(100) 構造を 300°C で熱処理する ことにより、(111) 配向した Ge 結晶粒を形成すること に成功し、GIG プロセスが簡素化できる可能性を示し た.しかしながら、ホール効果測定の結果から Au ドー ピングの効果と思われる、Ge の電気伝導特性の劣化 が観測されており、( $n_p$ ~1.0 × 10<sup>19</sup> cm<sup>-3</sup>,  $\mu_p$ ~57 cm<sup>2</sup>/Vs) 今後は残留した Au 原子の調査などを行い、電気伝導 特性劣化の原因を探るとともに、その改善を試みる予 定である.

# 謝辞

本研究で,電子線後方散乱分光法の測定および解析 は熊本高専の角田功准教授と清水昇氏に行なってい ただいた.本研究の一部は,JSPS 科研費(課題番号: 19K15458),および福岡大学研究推進部の研究経費(課 題番号:175005,205003)によるものである.

#### 参考文献

- G. D. Crawford, "Flexible Flat Panel Displays", John Wiley & Sons. (Chichester, 2005).
- [2] S. R. Forrest, Nature 438, 911 (2004).
- [3] K. Nomura, H. Ohta, A. Takagi, T. Kamiya, M. Hirano, and H. Hosono, Nature 432, 488 (2004).
- [4] Vaeth, K. M. OLED-display technology. Inform. Display 19, 12–17 (2003).
- [5] Y.-F. Chen, Y. F. Mei, R. Kaltofen, J. I. Mönch, J. Schumann, J. Freudenberger, H. J. Klau  $\beta$ , and O. G. Schmidt, Adv. Mater. **20**, 3224 (2008).
- [6] C. Barraud, C. Deranlot, P. Seneor, R. Mattana, B. Dlubak, S. Fusil, K. Bouzehouane, D. Deneuve, F Petroff, and A. Fert, Appl. Phys. Lett. 96, 072502 (2010).
- [7] S. Ota, A. Ando, and D. Chiba, Nat. Electron. 1, 124 (2018).
- [8] H. Matsumoto, S. Ota, A. Ando, and D. Chiba, Appl. Phys. Lett. 144, 132401 (2019).
- [9] T. Matsuo and T. Muramatsu, SID Symp. Gig. Tech. Pap. 35, 856 (2004).
- [10] M. Hatano, 210th ECS Meeting, Abstract No. 1558 (2006).
- [11] O. Nast, T. Puzzer, L. M. Koschier, A. B. Sproul, and S.
   R. Wenham, Appl. Phys. Lett. 73, 3214 (1998).

- [12] Z. M. Wang, J. Y. Wang, L. P. H. Jeurgens and E. J. Mittemeijer, Phys. Rev. B 77, 045424 (2008).
- [13] M. Kurosawa, N. Kawabata, T. Sadoh, and M. Miyao, Appl. Phys. Lett. 95, 132103 (2009).
- [14] H. Kuraseko, N. Orita, H. Koaizawa, and M. Kondo, Appl. Phys. Express 2, 015501 (2009).
- [15] J. Park, T. Suzuki, M. Kurosawa, M. Miyao, and T. Sadoh, Appl. Phys. Lett. **103**, 082102 (2013).
- [16] J. Park, M. Miyao, and T. Sadoh, Jpn. J. Appl. Phys. 53, 020302 (2014).
- [17] J. Park, K. Kasahara, K. Hamaya, M. Miyao, and T. Sadoh, Appl. Phys. Lett. **104**, 252110 (2014).
- [18] K. Toko and T. Suemasu, J. Phys. D: Appl. Phys. 53, 373002 (2020).
- [19] Z. Wang, L. P. H. Jeurgens, J. Y. Wang, and E. J. Mittemeijer, Adv. Eng. Mater. 11, 131 (2009).
- [20] H. Higashi, K. Kasahara, K. Kudo, H. Okamoto, K. Moto, J.-H. Park, S. Yamada, T. Kanashima, M. Miyao, I. Tsunoda, and K. Hamaya, Appl. Phys. Lett. 106, 041902 (2015).
- [21] K. Kasahara, Y. Nagatomi, K. Yamamoto, H. Higashi, M. Nakano, S. Yamada, D. Wang, H. Nakashima, and K. Hamaya, Appl. Phys. Lett. 107, 142102 (2015).
- [22] K. Kasahara, H. Higashi, M. Nakano, Y. Nagatomi, K. Yamamoto, H. Nakashima, and K. Hamaya, Mater. Sci. Semicond. Process. 70, 68 (2017).
- [23] H. Higashi, M. Nakano, K. Kudo, Y. Fujita, S. Yamada, T. Kanashima, I. Tsunoda, H. Nakashima, and K. Hamaya, Appl. Phys. Lett. **111**, 222105 (2017).
- [24] H. Higashi, K. Kudo, K, Yamamoto, S. Yamada, T. Kanashima, I. Tsunoda, H. Nakashima, and K. Hamaya, J. Appl. Phys. 123, 215704 (2018).
- [25] M. Miyao, K. Toko, T. Tanaka, and T. Sadoh, Appl. Phys. Lett. 95, 0221155 (2009).
- [26] K. Toko, T. Tanaka, Y. Ohta, T. Sadoh, and M. Miyao, Appl. Phys. Lett. 97, 152101 (2010).
- [27] A. Dimoulas, P. Tsipas, A. Sotiropoulos, and E. K. Evangelou, Appl. Phys. Lett. 89, 252110 (2006).
- [28] T. Nishimura, K. Kita, and A. Toriumi, Appl. Phys. Lett. 91, 123123 (2007).
- [29] T. Nishimura, K. Kita, and A. Toriumi, Appl. Phys. Express 1, 051406 (2008).
- [30] R. R. Lieten, V. V. Afanas'ev, N. H. Thoan, S. Degroote,
  W. Walukiewicz, and G. Borghs, J. Electrochem. Soc. 158, H358 (2011).